IBM präsentiert neue Chiptechnologie
Research & Studies
Der Prototyp integriert laut IBM rund 100 Milliarden Transistoren auf einer Fläche in Fingernagelgrösse. Gegenüber dem 2021 vorgestellten 2-nm-Chip soll sich damit die Transistordichte nahezu verdoppeln. Nach Angaben des Unternehmens könnte die neue Architektur je nach Auslegung entweder bis zu 50 Prozent mehr Rechenleistung oder bis zu 70 Prozent höhere Energieeffizienz gegenüber der bisherigen 2-nm-Technologie ermöglichen.
Die Nanostack-Architektur setzt auf eine vertikale Anordnung der Transistoren und erlaubt den Einsatz unterschiedlicher Materialien in den einzelnen Schichten. Dadurch sollen Leistung und Energieverbrauch gezielt optimiert werden. IBM erklärt, die Technologie sei bereits experimentell validiert worden und unterstütze funktionsfähige Rechenoperationen. Zudem soll sich damit auch die Speicherdichte (SRAM) weiter steigern lassen.
Das Unternehmen sieht in der neuen Architektur einen möglichen Weg, die Miniaturisierung von Halbleitern trotz physikalischer Grenzen weiter voranzutreiben. Nach Einschätzung von IBM eröffnet die Technologie weiteres Skalierungspotenzial für mindestens das kommende Jahrzehnt.
Die Forschung erfolgt im Halbleiterzentrum von IBM in Albany (New York) gemeinsam mit Industriepartnern. Dabei kommen unter anderem neue Fertigungstechnologien wie High-NA-EUV-Lithografie zum Einsatz. Nach Unternehmensangaben könnte die Nanostack-Technologie innerhalb der nächsten fünf Jahre die Produktionsreife erreichen.
